Verilog HDL - 资源检索 - 将博数字资源平台

首页>找到“Verilog HDL”相关的2条结果

基于FPGA批量数据传输总线的设计和实现
关键词：总线　　FPGA　　并口ECP　　发动机数字电子控制器
本文表述的是一种原创性的批量数据传输总线的设计和实现。它是为满足航空发动机电子控制系统数据传输的速度和准确性的要求而提出的。通过采用并行处理器件FPGA、并行逻辑处理语言Verilog HDL和合理的总线协议设计来实现高速传输。每次通信的批量处理最大可处理512字节的数据。CRC校验算法保证了数据传输的高度准确。同时,根据国际通信协议架构ISO/OSI进行分层设计来达到协议的通用性和合理性,并且物理层接口采用标准的ECP形式,使得此协议能够运用到所有以ECP为接口的智能设备上。除此以外,以低成本的FPGA器件为核心的PCB板就能实现此功能,从而实现了低成本。测试软件的设计也采用了便捷和低成本的VC++中的MFC开发环境。最后通过PC机和此通讯开发板通信验证结果表明,本设计方法具有可行性,达到了预期目标。
Manchester解码器的锁相环实现
关键词：曼彻斯特码解码器数字锁相环 Verilog HDL
本文提出了一种应用于油井测斜遥传系统的 Manchester 码信道解码方式的实现方案。Manchester 码是串行数据传输的一种重要的编码方式,具有丰富的时钟信息。本方案通过 FPGA 平台和由硬件语言 Verilog 实现的超前—滞后型全数字锁相环(LL-DPLL)实现了 Manchester 码解码器的设计,它解决了接收端解调时的时钟同步问题,可以动态跟踪时钟,为遥测系统中数据传输准确性的提高提供了可靠的保证。实验结果表明:此解码器能很好地提取时钟,在数据传输上误码率也小于 10~(-5),满足设计要求。跟模拟电路设计相比,该设计更易于与原有系统集成、实现方便、性能稳定;同时比同步脉冲法等其他数字方法的抗干扰性能上也有明显的提高。

1/1

栏目导航 